后摩尔时代Chiplet热仿真技术探讨.pdf

《后摩尔时代Chiplet热仿真技术探讨.pdf》由会员分享，可在线阅读，更多相关《后摩尔时代Chiplet热仿真技术探讨.pdf（24页珍藏版）》请在三个皮匠报告上搜索。

1、芯瑞微（上海）电子科技有限公司芯瑞微（上海）电子科技有限公司后摩尔时代Chiplet热仿真技术探讨吴寅芝 产品总监芯瑞微（上海）电子科技有限公司芯瑞微（上海）电子科技有限公司Chiplet异构集成设计实现的挑战热仿真技术难点与解决方案关于芯瑞微123后摩尔时代到来，芯片制程遭遇物理极限以先进封装技术为基础，3DIC和Chiplet可实现芯片性能进一步提升0.430.630.902.494.495.817.2528nm22nm16nm7nm5nm3nm2nm成本快速攀升随制程节点迭代，芯片设计流片成本陡增（亿美元）2数据来源：1.Computer Architecture；2.Marvell、I

2、BS良率危机凸显多家芯片巨头饱受良率困扰三星4nm芯片良率仅有35，导致高通芯片转单台积电原计划于2021年底上市的7nm芯片，因良率问题多次推迟将系统所需的组件高度集成到一块芯片上对不同芯片进行并排或叠加进行封装所有模块需采用同一种制程工艺不同模块可以采用不同制程工艺/材质3DIC&ChipletSOC独立设计、分开制造在已制成的半导体芯片基础上加入更多芯片，使之成为性能更完善的半导体产品一体设计、一体制造芯片内部所有模块在一个晶圆上制造，在设计制造过程中始终是一个整体性能提升见顶制程升级带来的性能边际提升逐年递减152%/年23%/年12%/年3.5%/年芯片性能（晶体管数量）行业痛点：以

3、先进封装技术为基础的3DIC和Chiplet是后摩尔时代的必然选择芯瑞微（上海）电子科技有限公司芯片产业EDA行业实现路径依托于先进封装提升芯片集成度依托于先进制程提升晶体管密度核心痛点如何解决堆叠技术下芯片的信号、散热等问题如何解决先进制程工艺带来的良率问题产品需求基于仿真结果,确保封装方式的物理表现内置工艺参数,确保芯片设计的物理实现底层逻辑仿真结果前置制造工艺前置价值中心EDA仿真EDA设计SOC3DIC&Chiplet关键矛盾芯片性能VS.封装方式芯片性能VS.制程工艺2022年：推出采用台积电2.5D封装技术的M1 Ultra芯片2021年：iPhone 13发布，搭载了基于台积电5

4、nm工艺的A15芯片行业痛点：EDA底层逻辑由制造工艺前置仿真结果前置转变，互连仿真成为新的设计挑战芯瑞微（上海）电子科技有限公司芯瑞微（上海）电子科技有限公司芯瑞微（上海）电子科技有限公司Chiplet异构集成设计实现的挑战热仿真技术难点与解决方案关于芯瑞微123Chiplet对热仿真技术提出的挑战芯瑞微（上海）电子科技有限公司在先进芯片结构和先进封装技术高速发展的今天，诸如3DIC设计和Chiplets设计等封装结构越来越复杂，尺寸越来越精细，热点越来越集中。传统的电子散热仿真软件由CFD程序发展而来，网格多采用正交六面体网格，且网格尺寸具有一定的限制，在处理传统封装时或采用几何简化措施，

5、或采用多级网格处理，但无论哪种方式，都会损失几何的精度和仿真精度。特别是在3DIC和Chiplet设计中，封装内部温度和热点问题尤为突出，传统的CFD仿真模式根本无法模拟精细结构的温度场。挑战1：3DIC/chiplets等先进结构和封装技术要求更细致的仿真尺度正交六面体网格对几何体的剖分损失Chiplet对热仿真技术提出的挑战芯瑞微（上海）电子科技有限公司Chiplet内部的结构越来越复杂，热源越来越多，其分布和尺寸越来越接近物理极限，虽然摩尔定律逐渐放缓，但是传统的FEM/FVM方法计算热仿真的效率也有极限。从芯片封装角度考虑，如果一个芯片有数十个乃至上百个热源powermap，同时仿真又

6、需要兼顾PCB结构和芯片封装结构的细节，如果需要计算内部的温度分布，仿真所耗费的资源和时间将呈现指数级别的增长，对仿真的效率提出了严峻的挑战。挑战2：内部结构越来越复杂，但对热仿真效率要求却越来越高热仿真软件工具-TurboT国产自主电子散热仿真工具TurboTTurboT是由芯瑞微（上海）电子科技有限公司，基于自主知识产权技术开发的电子散热数值仿真软件。TurboT基于强大的电子产品几何建模技术，高精度网格剖分和热流固耦合仿真算法，实现用户对芯片封装、PCB等电子设备的热设计和热仿真。芯瑞微（上海）电子科技有限公司热仿真软件工具-TurboT可实现的应用场景：芯片封装级热仿真分析场景 PCB