中微公司-深度报告：国之重器风禾尽起-210722（36页）.pdf

《中微公司-深度报告：国之重器风禾尽起-210722（36页）.pdf》由会员分享，可在线阅读，更多相关《中微公司-深度报告：国之重器风禾尽起-210722（36页）.pdf（36页珍藏版）》请在三个皮匠报告上搜索。

1、制程工艺的进步之下，刻蚀设备需求将极大增长。由于普遍使用的浸没式光刻机受到波长限制，用最先进的 EUV 深紫外光刻机也只能直接加工出 28 nm 的间距到 14 nm 的微观结构，14 nm 及以下的逻辑器件微观结构的加工将通过等离子体刻蚀和薄膜沉积的工艺组合多重模板法来实现。通过二重模板法，可以刻蚀出光刻尺度 1/2 的微观结构，而用四重模板法则可以将结构尺度进一步缩小到光刻尺度的 1/4。随着沉积和刻蚀步骤的增加，刻蚀设备和薄膜沉积设备有望正成为更关键且投资占比最高的设备。伴随逻辑芯片线宽的缩小，除了刻蚀设备用量增大以外，还伴随着刻蚀工艺的革新，大马士革刻蚀工艺就是一种新技术。当逻辑芯片制

2、程工艺升级、时钟频率上升后，铝无法再作为互联层的金属导线材料，而需要使用电导率更高的铜。铝互联时代，常用的刻蚀工艺是先制作一层铝薄膜，然后通过光刻、显影制作掩膜，将多余的铝通过干法刻蚀去除。而铜互连面临的最大问题在于，铜无法转化为挥发性的气体，因而无法进行干法刻蚀制作图形。大马士革工艺因此诞生。大马士革工艺的做法是在介质层上使用干法刻蚀制作出留给铜的沟槽，再通过电镀的方式将铜填充进去，最后进行抛光去除多余的表层即可，该工艺无需对铜进行刻蚀，解决了铜互连的难题，但也对刻蚀设备提出了更高的要求。除集成电路线宽不断缩小以外，半导体器件的结构也趋于复杂，例如存储器领域的 NAND 闪存已进入 3D 时

3、代。3DNAND 制造工艺中，增加集成度的主要方法不再是缩小单层上线宽而是增大堆叠的层数，叠堆层数也从 32 层、64 层量产向 128 层发展，每层均需要经过刻蚀和薄膜沉积的工艺步骤，催生出更多刻蚀设备和薄膜沉积设备的需求。此外，3D 结构的半导体器件往往需要很小的通孔连接几十至一百余层硅，因此对刻蚀设备的技术要求是更高的深宽比，这为刻蚀设备提出了新的应用方向，带来了新的附加值。在逻辑芯片显卡缩小和闪存芯片层数增加的趋势下，刻蚀工序数量快速增长。典型 5nm 制程逻辑芯片刻蚀步骤达到 160 次，为 28nm 制程下的 4 倍。而 3D NAND 中刻蚀占比达到约50%，为 2D NAND

4、中的 2.5 倍。刻蚀工艺在晶圆制造中占比的持续提升带来了设备用量的增长。根据 Semi 数据，刻蚀设备在晶圆厂资本开支中的占比已从 2011 年的 12.77%提升至2017 年的 23.40%，光刻设备占比则相应有所下降。泛林半导体自刻蚀设备起家，是刻蚀行业的绝对龙头，产品覆盖硅刻蚀、金属刻蚀、介质刻蚀等各种应用场景。1992 年，泛林推出首款 ICP 刻蚀设备，引领行业技术进程，逐渐超越应用材料成为全球刻蚀设备最大供应商。2004 年发布第一代 Kiyo 和 Flex 产品，分别针对介质刻蚀和硅刻蚀两大主要应用，至今仍是其主力产品线。2018 年公司全球市场份额达到52%。据泛林公司公告，2020 年其全球已安装机台数达到 66,000 余台。