31-徐烁翔.pdf

1、:Efficient Architecture Verification Framework with FPGA Acceleration基于FPGA加速的处理器敏捷验证框架石侃,徐烁翔,刁予涵,David Boland,张子卿,包云岗芯片开发的瓶颈验证 芯片功能验证极其重要:验证过程占据了整个芯片开发周期高达70%的时间，验证投入巨大 Synopsys逻辑或功能错误是产生BUG最多的错误类型 芯片验证极其重要:验证过程占据了整个芯片开发周期高达70%的时间，验证投入巨大 芯片验证非常困难:现有的验证方法：随机约束测试,通用验证方法学UVM,形式化验证,FPGA原型验证,仿真加速器 性能受限，

2、成本高昂，调试能力不足 Synopsys芯片开发的瓶颈验证 芯片验证需要做出改变：芯片功能验证需要一种新的非传统，更智能，更具性价比的方法Verifying chip-level functionality can reduce verification time and identify glitches in the design that would have led to costly errors.Therefore,opting for an alternative,smarter,and cost-effective SoC verification strategy is es

3、sential,as last-stage testing is not a suitable option.Cadence芯片开发的瓶颈验证验证的三角悖论高性能低成本是否能进行高效验证是否是在可接受范围内良好的调试能力是否能容易定位Bug验证的三角悖论高性能低成本良好的调试能力仿真软件：如Modelsim，VCS，Verilator通过观察波形进行调试验证的三角悖论FPGA原型验证借助FPGA厂商提供的验证工具高性能低成本良好的调试能力验证的三角悖论高性能低成本良好的调试能力Emulator硬件仿真器新验证架构性能调试能力FPGA 原型验证软件仿真器$10k$100kfree$10k仿真加速

4、器$1M性能调试能力FPGA 原型验证软件仿真器仿真加速器$10k$100kfree$10k面向RISC-V处理器设计的解决方案:ENCORE$10k$1M新验证架构概要 ENCORE概述:硬件部分与软件参考模型 整体架构 ENCORE的工作流程 ENCORE调试示例 性能测试 小结ENCORE:硬件架构可编程区域ARM核 验证框架ENCORE:以处理器验证为目标 使用FPGA加速验证 有良好的调试能力ENCORE:硬件架构可编程区域ARM核RTL DesignRef Model 验证框架ENCORE:以处理器验证为目标 使用FPGA加速验证 有良好的调试能力ENCORE:硬件架构可编程区域A

5、RM核 验证框架ENCORE:以处理器验证为目标 使用FPGA加速验证 有良好的调试能力 自动化检查:软硬件同步对比指令集架构（ISA）级信号。如PC，GPR，CSRRTL DesignRef ModelCompare&CheckMonitor&DriversSyn&ControlENCORE:硬件架构可编程区域ARM核 示例:可编程区域：RISC-V处理器核 SoC硬核上运行：RISC-V ISA 模拟器RTL DesignISAEmulator(NEMU)Compare&CheckMonitor&DriversSyn&ControlNutshell:https:/ 验证框架ENCORE:以

6、处理器验证为目标 使用FPGA加速验证 有良好的调试能力 自动化检查:软硬件同步对比指令集架构（ISA）级信号。如PC，GPR，CSRENCORE:外部存储器Reconfig FabricHardened ProcessorsISAEmulator(NEMU)Compare&CheckMonitor&DriversDDR可编程区域ARM核RTL DesignISAEmulator(NEMU)Compare&CheckMonitor&DriversSyn&ControlTest programAddr.Space for Ref ModelAddr.Space for RTL检查机制：对指令运行