当前位置:首页 > 报告详情

021-伍华林.pdf

上传人: 山哈 编号:725326 2025-07-04 16页 2.49MB

word格式文档无特别注明外均可编辑修改,预览文件经过压缩,下载原文更清晰!
三个皮匠报告文库所有资源均是客户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作商用。
本文主要介绍了伍华林兆松科技(武汉)有限公司针对RISC-V异构AI芯片设计的“大编译器”。关键点如下: 1. 动机:从软件1.0时代迈向软件2.0时代,新模型和AI加速器层出不穷,模型、框架和加速器呈指数级增长,算子库维护成本高,存在CUDA兼容问题。 2. 设计理念:采用LLVM和MLIR技术,利用LLVM擅长标量优化和MLIR多层抽象的优势,实现异构计算芯片的编译。 3. “大编译器”设计:对控制器和加速器的计算、任务程序及通信进行抽象,自动生成异构计算芯片的所有代码。 4. 实现方案:基于IREE/MLIR前端,支持多种模型文件导入,统一算子和计算图抽象层;LLVM后端处理标量优化,支持多种硬件平台。 5. 算子库:采用Triton算子库,通过MK(Magic Kernel)映射到各硬件平台的算子库,自动生成Kernel runtime。 6. 运行时抽象:和平台无关的运行时抽象,自动生成控制器代码和平台相关算子,隐藏硬件平台API。 7. 计算图:采用Flow、Stream、MG(Magic Graph)等抽象,实现图切割算法、动态计算时间模型、数据通信模型等。 文章以简化版GEMV算子为例,展示了Triton和TTIR的实现过程。总体而言,该“大编译器”旨在简化异构AI芯片的编程和优化过程,提高开发效率。
"RISC-V异构AI芯片大编译器亮点有哪些?" "如何通过MLIR实现异构计算优化?" "Triton算子库在'大编译器'中扮演什么角色?"
客服
商务合作
小程序
服务号
折叠