高速ADC(JESD204B)测试方案_NI.pdf

《高速ADC(JESD204B)测试方案_NI.pdf》由会员分享，可在线阅读，更多相关《高速ADC(JESD204B)测试方案_NI.pdf（16页珍藏版）》请在三个皮匠报告上搜索。

1、高速ADC(JESD204B)测试方案陈勇JESD204B 历史TTL/CMOSLVDSJESD204JESD204AJESD204BJESD204C信号类型单端差分差分差分差分差分年份198020012006200820112017速率1xxMbps12Gbps3.125Gbps3.125Gbps12.5Gbps32.5Gbps功耗(高采样率)高低低低低低JESD204JESD204AJESD204BDevice Clock FPGAn Lane,n LinkDevice Clockn Lane,n Link.SYNCSYSREFSYSREFFrame ClockFPGA1 Lane,1 L

2、inkFrame ClockFrame ClockFPGAn Lane,n LinkFrame Clockn Lane,n Link.为什么用JESD204B?Parallel/CMOS/LVDS 接口204B 接口来源 TI 官网减少ADC I/O 引脚数量缩小芯片的封装尺寸减少芯片占用PCB的面积更高的数据传输速率数据传输不需要时钟引脚，简化接口PCB的布线不需要严格等长来源于ADI官网测试方案框图PXIe-5655Analog SourceFilter-BoxQuad BalunSingle-ended to DifferentialQuad 14-bit ADC DUTPXIe-659

3、4JESD204BPXIe-6571SPI ControlPXIe-4147Power supplyEVBPXIe-5655Sampling CLKPXIe-6509TTL DIOSC-2215RF AmplifierAD969415Gbps Lane rate500MSPS Sample rate82dBFS SFDR66dB SNR151.5dBFS NSD1.4GHz Analog BandwidthJESD204B Subclass 1信号流14-bit ADC EVBPXI(+/-25ppm)6674T(+/-80ppb)10MHz OCXOPLL6594100 MHz PLL MG

4、T Ref Data clock 5655100 MHz Reference clockSample clockCH0SYNC from IPSYNC to IOVCXOCH1Analog source Data PortPXI板卡预览PXIe-4147PXIe-6571 PXIe-6594SC-2215PXIe-8881PXIe-1095PXIe-5655PXIe-6509PXIe-6594PXIe-6594专为需要验证、连接和测试串行协议的工程师而设计。它包括一个Xilinx Kintex Ultrascale+FPGA，用于实现各种高速串行协议，而且可通过LabVIEW FPGA进行编程

5、，以针对特定应用实现最大程度的自定义性和复用性。PXIe-6594包含了多个FPGA数千兆位收发器以及多达8条TX和RX通道(lane)。高速收发器通道数量:8TX,8RX最大数据速率:28.2 Gbps动态RAM(DRAM):8 GBPXI背板链路:PCI-Express Gen3 x 8FPGA:Kintex Ultrascale+KU15P双向数字DIO通道：8高速DIO串行接口：4TX,4RX,16Gbps模拟源PXIe-5655性能对比友商NI 5655+SC2215ADI 测试软件滤波器盒Filter#1Filter#2Filter#3Filter#4Filter#5Filter#

6、6Filter#7Filter#8Filter#9From RF AmplifierTo EVBTTL DIO Control/PXIe-6509SP2TSP2TSP6TSP6TSP6TSP6TSP6TPower Supply for RF SwitchesAC inletNI软件架构ADC Measurement IPSDC 插件上位机LabVIEW代码OffsetOffsetINLINLTHD+N.viTHD+N(dBc)LabVIEW FPGAJESD204B自动化测试