【研报】电子行业走进“芯”时代系列深度之四十“半导体前道设备”：2021年前道设备再迎新黄金时代-210610（139页）.pdf

《【研报】电子行业走进“芯”时代系列深度之四十“半导体前道设备”：2021年前道设备再迎新黄金时代-210610（139页）.pdf》由会员分享，可在线阅读，更多相关《【研报】电子行业走进“芯”时代系列深度之四十“半导体前道设备”：2021年前道设备再迎新黄金时代-210610（139页）.pdf（135页珍藏版）》请在三个皮匠报告上搜索。

1、 前道设备的价值量未来十年可望随着摩尔定律持续提升。全球芯片制造龙头台积电已经计划在2025年以前陆续推出5nm/3nm/2nm制程芯片，2030年以前持续推进3D芯片制造和系统性封装技术。为了获得摩尔定律带来的红利，芯片制造企业将通过前道设备在单位面积内放入更多的电晶体。 未来十年，行业已经具备延续摩尔定律的技术工艺。即使行业部分声音认为半导体距离制程微缩的极限已经不远，摩尔定律将逐渐失效。但是纵观来看，只要科技持续创新，就仍然有方法提高电晶体的密度，例如：3D芯片制造技术和系统性封装技术。 SoC系统级芯片 (More Moore)SoC是从设计角度出发，通过电路设计将系统所需的组件高度集

2、成到一块芯片上，在一个芯片上集结了各种功能模块，拥有更高的芯片密度和运算能力。但是，近年来SoC芯片的生产成本越来越高，技术难度和障碍升高，逐渐出现技术瓶颈，因此行业开始同步发展SiP系统级封装技术，将SoC芯片和存储芯片或其他功能芯片封装集成为一颗新的芯片，提高芯片的性能和缩小尺寸。 SiP系统级封装(More than Moore) SiP是从封装的角度出发，把多个半导体芯片和元器件封装在同一个芯片内 ，组成一个系统级的芯片。例如将存储芯片和系统级芯片SoC通过穿孔的方式连接在一起，使得每单位集成更多晶体管，大幅提高芯片性能，缩小芯片尺寸。突破了传统封装PCB线宽尺寸较大的瓶颈。 FinF

3、et已成为14nm以下芯片主流结构：在过去的制程节点推进中，主要是通过缩小电晶体的闸级长度来减少芯片尺寸。但是随着闸级长度变小(闸级和电子通道接触面积也变小)进而导致闸级电压调节能力变弱(导致短路)，因此，FinFet立体结构可将闸级接触面积由二维增加为三维，让减少闸级长度的同时也能增加闸级接触面积， FinFet已成为14nm以下芯片主流结构。 GAAFet(Gate-All-Around)预计为3nm以下芯片的电晶体结构，有望在未来几年保持晶体管持续微缩发展：GAAFet是一种多闸极电晶体，通过环绕式电子通道设计，增加闸级的接触面积。 GAAFet是当前FinFet的进化版晶片生产技术，使晶片更小，处理速度更快且更省电，是一项全新的电晶体架构。根据行业预期，三星和台积电均已经投入GAAFet技术研发。