CXL互连技术应用探索.pdf

1、CXL互连技术应用探索作者简介：梁永贵，架构设计与技术规划专家，创新技术研发总工程师目录 CXL互连技术介绍 CXL互连技术应用探索 CXL互连技术展望3I/O近年来的两大新星：Chiplet和CXLCXL互连为不同芯片间提供通信和数据传输 提供更高的通信带宽和更低的延迟，提高系统性能 支持高速互连和共享内存，实现工作协同和数据共享 提供灵活的拓扑结构和可扩展性，实现资源解耦Chiplet技术解决单芯片面临的挑战 提高芯片设计和制造的灵活性和效率 提高芯片系统的可扩展性和可升级性 降低芯片开发成本UCIeRetimerCXL Switch DieUCIeRetimerUCIeRetimerOf

2、f-package Interconnect to CXL SwitchUCIeRetimer4CXL互连技术：2028年CXL技术将开拓新兴千亿市场2022-2028 CXL内存硬件外设市场收入预测5CXL互连技术：支持处理器扩展加速器和内存设备TYPE 1:加速器（带cache）CPUDDRDDRCXL协议:CXL.io CXL.cache应用加速器网卡Cache高性能智能网卡NIC atomicTYPE 2：加速器（带内存）CPUDDRDDRCXL协议:CXL.io CXL.cache CXL.memory应用加速器网卡CacheGPU高密计算HBMHBMTYPE 3：内存扩展设备CPU

3、DDRDDRCXL协议:CXL.io CXL.memory应用Memory Buffer内存带宽扩展内存容量扩展SCM扩展MemoryMemoryMemoryMemory6CXL互连技术：解决内存与CPU耦合、容量和带宽受CPU管脚限制的问题CXLControllerHostHost突破CPU管脚对内存限制，解决随CPU核数增长，每核可用内存下降问题CPU 核数变化趋势 vs 单核内存变化趋势(来源:Software Defined Memory:A Meta perspective,OCP Global Summit,2021)7CXL互连技术：CXL内存时延可接受，与NUMA内存时延相当H

4、DDHDDSSDSSDRDMA RDMA NVMNVMCacheCacheMain Main MemoryMemoryRegRegCXLCXL-MemoryMemoryHDDHDDSSDSSDRDMA RDMA NVMNVMCacheCacheMain Main MemoryMemoryRegRegNUMANUMA-MemoryMemory访问时延0.2ns1-40ns80-140ns170-250ns300-400ns2-4s10-40s10ms180-200ns8CXL互连技术：推进全新服务器架构，突破内存墙，I/O墙CPUCPUDIMMDIMMGPUPCIePCIeDIMMDIMMGPU

5、主板传统服务器架构 内存/存储/加速器与CPU紧耦合 通过网络实现资源间互通互访 配置固定，调整空间小基于CXL的服务器架构 内存/存储/加速器与CPU解耦 有利于资源模块化设计 资源配置可共享异构算力池CPUCXLDIMMCPUCXLCPUCXLCXL SwitchCXLCXLCXLCXLCXL SwitchCXLCXLCXLFabricCXLCXLCXLGPUMXCDDRMXCDDR主板主板GPU内存池DIMMCPU主板通用算力池9CXL互连技术：内存应用技术发展趋势2H23 to 1H241H24 to 1H252H25 to 26+单节点内存容量扩展单节点内存带宽扩展CXL 1.1多节

6、点内存池化（机柜内，DC内）CXL 2.0（标准协议仅支持到内存池化）CXL 2.0+(多节点内存共享）多节点内存网络（DC内，跨DC）灵活、极强的扩展性CXL 3.0内存与CPU解耦内存与服务器解耦内存与网络解耦（池化&共享）单节点内存扩展内存池化内存&数据共享10CXL互连技术：内存扩展解决方案CXL Memory Device读时延(ns)带宽(GB/s)GCCICCLocal CXL DDR524526017.524.1Remote CXL DDR546047517.416.8Local CXL DDR422523612.813.8Remote