34-d3s5-3-HyperVenus-- RISC-V集成开发调试平台.pdf

1、无锡亚科鸿禹电子有限公司http:/ HyperVenus概述 HyperVenus结构 HyperVenus特性 HyperVenus优势 HyperVenus应用中国领先的数字前端EDA工具供应商HyperVenus概述中国领先的数字前端EDA工具供应商HyperVenus概述1什么是HyperVenus？HyperVenus是无锡亚科鸿禹电子有限公司基于VeriTiger系列FPGA原型验证平台，专为RISC-V客户定制开发的SoC软硬件联合仿真开发环境，支持各种常见RISC-V型号。使用者可以快速将设计部署到HyperVenus，用户可以快速地运行ISA测试，运行C程序，启动Linux

2、内核，调试Linux系统应用程序，完成系统级开发。中国领先的数字前端EDA工具供应商1HyperVenus可以做什么？加载并运行ISA测试；“裸机”程序启动开发；在RISC-V内核上启动Linux内核；使用gcc来编译自己的C程序;启动自己的操作系统和Kernels；在gdb的控制下运行调试这些程序。HyperVenus概述使用提供的包含开源RISC-V核预构建bitfile，甚至可以无需二次综合，用户直接可以：中国领先的数字前端EDA工具供应商1谁是HyperVenus的用户群体？亚科鸿禹的亚科鸿禹的HyperVenus的典型用户包含以下：的典型用户包含以下：RISC-V上裸核和嵌入式应用程

3、序的开发人员；RISC-V嵌入式操作系统和实时操作系统的开发人员；RISC-V微内核和管理程序的开发人员；其他大型操作系统的开发人员（不同版本的Linux、FreeBSD、NetBSD等）希望在其特定软件负载上比较不同RISC-V核的SoC产品开发工程师其他学习或研究RISC-V的人员；HyperVenus概述HyperVenus结构中国领先的数字前端EDA工具供应商2HyperVenus结构HyperVenus硬件侧硬件侧在亚科鸿禹VeriTiger系列FPGA原型验证平台上运行，该平台与运行Linux的标准X86主机通过PCIe互联。HyperVenus提供预先编译的FPGA bitfil

4、e，其中包含开源RISC-V内核，支持各种RISC-V的替换移植，从小到大，从Bare-metal到Linux系统（RV32I、RV64I、可选RISC-V扩展M、A、F、D、C），从简单到高级的无序、超标量、分支预测处理器和多核。该环境可以支持CPU和高速缓存的最小内核，以及同构或异构多核。如：多级缓存和MMU平台级中断控制器CLINT（实时定时器和定时器中断，软件中断）调试模块启动ROM中国领先的数字前端EDA工具供应商2HyperVenus结构HyperVenus软件侧在主机端，有Host-Side Hub程序控制硬件端并与之通信。可以将RISC-V ELF文件加载到RISC-V内存中，

5、并重置RISC-V Core，使其开始运行加载的程序。用户可以与RISC-V核上运行的程序进行交互。当RISC-V内核运行Linux时，HSH为RISC-V核提供虚拟设备服务，提供的RISC-V GNU工具链包括GNU调试器GDB和OpenOCD，后者充当GDB和FPGA上硬件RISC-V调试模块之间的中介。硬件端UART和在终端窗口中运行的UART控制台之间的连接，用作RISC-V的TTY控制台。RISC-V硬件侧调试模块与在终端窗口中运行的GDB之间的连接，用于RISC-V的远程控制和调试。“Virtio”设备仿真和对RISC-V的支持。Command输入端，从中可以加载RISC-V可执行

6、文件将内容下载到硬件中的DRAM中，并执行代码。中国领先的数字前端EDA工具供应商2HyperVenus结构HyperVenus虚拟外设HyperVenus不使用真正的FPGA实际外设器件或者电路板，而是使用虚拟设备，以便主机端可以向FPGA端提供设备服务。所谓的实际外设在FPGA原型验证平台中常常以子卡或者外设电路板卡的形式存在，Virtio是一个用于支持各种“虚拟”设备的开放标准。在HyperVenus中，主机端扮演管理程序的角色，通过Virtio协议向运行在硬件端FPGA上的操作系统提供设备服务。中国领先的数字前端EDA工具供应商2RISC-V softwareVirtual Platf