10-d3s2-3-计算机组成与设计课程的变革_RVfpga课程实践.pdf

1、浙 大 数 芯R V S C 2 0 2 3“计算机组成与设计”课程的变革RVfpga课程实践1浙江大学 刘鹏 席宇浩 王维东Imagination Tech.Robert Owen2023/08/25浙 大 数 芯R V S C 2 0 2 3计算架构的教育需求2计算架构的多元化发展理解现代计算架构如何工作理解未来计算架构的发展趋势计算架构对系统软件和应用的影响未来技术对计算架构的影响浙 大 数 芯R V S C 2 0 2 3“计算机组成与设计”课程介绍3指令集、汇编和C语言并行处理性能评测铭差4铭澈辊词睹厕储蹭刁久捣婚刁久捣婚落捆患倍睹厕捣馆憋陪储蹭垒晃赤量储蹭刁久捣婚ALUIMRegD

2、MReg0 乃鸣鸥垒晃秘郎落捆患禾诡悲富抗滨抿滨编译工具链指令集仿真器指令/数据/线程级并行SPEC2006CoreMark国产处理器流水线存储与Cache虚拟内存总线与IO指令系统浙 大 数 芯R V S C 2 0 2 3学院课程改革4国产处理器介绍了鲲鹏、申威系列处理器架构和国产超级计算机课程改革201120192020202120222023使用MIPS教学RISC-V指令集使用RISC-V指令集替换了MIPS指令集调研优化调研了国内外十所高校的相关课程，优化了理论授课内容和考核方式设计新实验增加了使用RISC-V编译工具链、指令集仿真器等软件工具的大作业RVfpga实验引入了RVfp

3、ga慕课中的部分硬件实验浙 大 数 芯R V S C 2 0 2 3RVfpga目标与内容5 RISC-V FPGA（RVfpga）是一个包含实验说明、硬件设计和软件工具的教学项目，旨在提供全面的、免费的、完整的RISC-V课程易于上手的实践内容以学习RISC-V处理器及其生态系统针对低成本FPGA的RISC-V片上系统 实践内容包含将商用RISC-V内核及SoC在FPGA上例化、编程为内核和系统增加更多功能分析和修改RISC-V内核和存储结构 由Imagination Technologies与其合作伙伴开发，基于西部数据的Veer EH1内核浙 大 数 芯R V S C 2 0 2 3Da

4、vid Patterson课程寄语6浙 大 数 芯R V S C 2 0 2 3RVfpga实验内容7序号实验标题1创建Vivado项目2C语言编程3RISC-V汇编语言4函数调用5图像处理6I/O简介77段显示屏8定时器9中断驱动I/O10串行总线序号实验标题11Veer EH1配置和性能监视12算术/逻辑指令：add指令13访存指令：lw和sw指令14结构冒险15数据冒险16控制冒险：分支指令与分支预测器17超标量执行18添加新功能（指令和硬件计数器）19存储器层级：指令高速缓存20ICCM、DCCM和基准测试第一部分第二部分浙 大 数 芯R V S C 2 0 2 3RVfpga系统8V

5、eeR EH1CoreVeeR EH1Core ComplexICCM,DCCM,I$,PIC,Bus Interface,Debug UnitBoot ROM,UART,System Controller,Interconnect,SPI Controller+GPIO,PTC,additional SPI and 7-Segment DisplaysVeeRolfX SoCRVfpgaNexysDDR2,CDC,BSCAN,Clock GeneratorTarget:Nexys A7 BoardRVfpgaSimDDR2,CDC,BSCAN,Clock GeneratorTarget:Si

6、mulationThe RVfpga System浙 大 数 芯R V S C 2 0 2 3Veer内核实践 异构SOC芯片9TechnologyGF 22FDXDie Size4.4 mm2*由GlobalFoundries大学计划支持流片Veer EH2内核|安全协处理器|口令恢复加速器浙 大 数 芯R V S C 2 0 2 3后续活动10 中文慕课与Workshop针对学生：浙江大学与Imagination合作开发的中文MOOC RVfpga课程针对老师：十月中下旬