1、曦智研究院2023年3月大规模光电集成赋能智能算力网络白皮书目前，业界针对数据中心算力和算效的提升已做出大量的努力。其中，算力网络（Computing Power Network）的理念在全球范围内得到了广泛认可6。算力网络是一种根据业务需求，按需分配和灵活调度计算、存储以及网络等资源的新型信息基础设施。其终极目标是将硬件资源抽象化为算力，用户可根据实际的计算需求向数据中心购买算力，而无需购买或租赁硬件设备，从而实现像使用水、电、气一样便捷地使用算力。因此，国外也有文献把这个算力网络概念称为Utility Computing7。为实现这一愿景，算力网络需要具备众多高效的计算节点和节点间高效的数

2、据互连。单节点内的纵向算力提升，为算力网络提供高效的计算资源。在此基础上，通过高效的数据互连，横向拓展算力，从而总体上形成庞大的算力容量。算力网络不仅能够帮助解决算力的利用率和扩展性问题，而且可以解决算力迁移和易用性问题，通过硬件资源的灵活调度，实现算力网络内更细粒度的资源共享。本章将简要介绍目前业界在纵向算力提升和横向算力拓展两方面的主要工作及面临的挑战。2.1 单节点算力纵向提升数据中心内，以一到两个CPU为核心的单个服务器通常被看作一个计算节点。在晶体管密度提升放缓的背景下，制程工艺迭代所能带来的性能提升愈发有限，单个节点的算力提升出现了多种思路。首先是通过芯片架构创新降低相对于CPU的

3、通用性来换取超越CPU的计算效率。在此基础上，一些研究者寻求跳出传统的冯诺依曼范式和 CMOS晶体管技术，用颠覆性的新原理来获得超越摩尔定律的算力提升。另一种思路是通过在单个封装内容纳多个芯粒（Chiplet）来超越倍缩光罩（Reticle）导致的单芯片尺寸上限，从而获得更高的算力。2.1.1 异构计算架构创新早期的计算架构创新以通用计算架构为主，主要以提升指令级别并行（Instruction-Level Parallelism，ILP）为驱动力，尽最大努力挖掘摩尔定律带来的片上晶体管资源红利。例如，超标量CPU架构利用晶体管资源优势来使能从指令单发到多发（乱序发射乱序执行）再到更深的流水管线

4、，针对单元数据实现了更多计算操作。同时，流水线管线加深有利于减少每一个阶段的计算操作，从而实现CPU频率的大幅提升。随着半导体工艺的演进，芯片面积的增大也使得芯片上可以集成更多的逻辑功能，包括更大和更多层的数据缓冲、数据预取等功能块，从而改善由于计算和内存速度的不均衡发展所产生的“内存墙”问题。近期，大规模、高效的数据迁移已成为突破单节点算力瓶颈的新动力。例如高带宽内存架构（High Bandwidth Memory，HBM）等创新技术，通过提高数据传输过程中的效率，为计算架构带来新一轮的性能提升。这一趋势在谷歌对其几代张量加速器（Tensor Processing Unit，TPU）架构演进

5、的总结里有很好的反映8。最后，资源红利也赋能了计算架构朝着超线程、多核，再到以背景执行环境为支撑的成千上万个众线程架构方向发展。同时，加上数据向量化和单指令多数据流（Single Instruction Multiple Data，SIMD）等技术，这种线程级别并行（Thread-Level Parallelism，TLP）为计算架构性能带来多个数量级的飞跃。在上述通用计算架构的基础上，领域专用架构（Domain Specific Architecture,DSA）获得了长足的发展。随着人工智能、5G、自动驾驶、VR/AR等创新技术的涌现，不同应用场景对芯片算力、功能、功耗、成本、安全性等方面

6、的需求日渐分化，算力需求多元化趋势下，领域专用架构应运而生。领域专用架构是针对某个应用领域的特殊性而定制设计的专用架构，包括特殊的计算单元、并行机制、数据类型和领域专用语言等。领域专用架构通过牺牲架构的通用性来加速应用性能，从而把硬件的原生计算能力更高效地发挥出来，同时实现比通用计算架构更好的节能效果。以英伟达最新发布的Hopper图形加速器（Graphics Processing Unit，GPU）架构9为例，其在典型的TLP架构的基础上，使用了更多、更强大的张量加速核（Tensor Core），并在张量加速核内部增加了更多有助于算力纵向提升的领域专用技术，包括细粒度的结构化稀疏计算和动态编