11-陈名书.pdf

《11-陈名书.pdf》由会员分享，可在线阅读，更多相关《11-陈名书.pdf（23页珍藏版）》请在三个皮匠报告上搜索。

1、tinyRV：一种完备的RISC-V定制压缩指令集兰州大学异步电路与系统实验室兰州大学异步电路与系统实验室陈名书2024年10月12日目录1.研究背景2.tinyRV指令集技术2.1 寄存器地址缩减2.2 区间重排2.3 CSR指令定制2.4 条件跳转指令定制2.5 长立即数加载3.tinyRV指令集3.1 tinyRV指令列表3.2 分析与评估4.总结与展望1.研究背景对大多数处理器核心而言，发射指令流和Cache失效是能量耗散的两个重要原因1。例如，在DEC StrongARM-110中，指令地址转换和缓存访问占芯片功耗的36%2。在另一项研究中，指令Cache的访问本身就消耗了五级流水处

2、理器40%的 能 量 3。并且对于面向控制的嵌入式处理器，最终的电路的很大一部分用于指令Cache，如2中Icache的面积占整个处理器25%的面积，而3中则占约37.5%。而压缩指令集能够提高代码密度，一方面能够降低指令缓存的面积降低指令缓存的面积，一方面减低指令Cache失效率，减少减少由指令发射和指令Cache失效而引起的能耗损失和性能降低能耗损失和性能降低。特别在一些芯片面积要求严苛或者指令立即数范围较小时具有很大的优势。1 L.Villa,M.Zhang and K.Asanovic,“Dynamic zero compression for cache energy reducti

3、on,”Proceedings 33rd Annual IEEE/ACM International Symposium on Microarchitecture.MICRO-33 2000,Monterey,CA,USA,2000,pp.214-220.2 J.Montanaro,R.Witek and K.Anne,.A 160-MHz,32-b,0.5-W CMOS RISC microprocessor.Digital Technical Journal,9:4962,January 1997.3 Y.Lee,R.Avizienis and A.Bishara.Exploringthe

4、 Tradeoffs between Programmability and Efficiency in Data-Parallel Accelerators.In Proceedings of the 38th Annual International Symposium on Computer Achitecture,ISCA 11.ACM,2011.2中各模块功耗中各模块功耗2的芯片版图的芯片版图3中各模块功耗中各模块功耗33中各模块面积中各模块面积1.研究背景RV32C实际上RISC-V指令集中的高频高频指令的简记，在指令译码之后按照非压缩指令来执行。因此，单独的单独的 RV32C 指

5、令集无法完成所有的程序工作（不完备）指令集无法完成所有的程序工作（不完备）。并且，对于不需要使用浮点操作的小型系统，RV32C中的浮点操作区间并没有使用浮点操作区间并没有使用。为什么可以进行压缩指令的定制？为什么可以进行压缩指令的定制？E型指令集为整数指令集，其不包含浮点操作，因此C型指令集中的浮点区间可以重新定制浮点区间可以重新定制。E型只需要16（4bit）个寄存器，因此C型指令中寄存器地址编号有多余空间扩展功能码扩展功能码。Reserve的区间可以使用，最低两位为11的区间的区间可以使用。1.研究背景基准程序集分析基准程序集分析测试集类别测试集类别名称名称二进制文件大小（二进制文件大小（

6、KB）指令条数（指令条数（K）miBench1crc_328.13.06sha8.63.25bitcnt10.33.86pbmsrch_small6.42.42RVBench2dhrystone6.12.23memcpy4.71.75multiply4.81.79qsort5.11.891 Guthaus M R.MiBench:A free,commercially representative embedded benchmark suiteJ.Proc.WWC,2001,2001.DOI:10.1109/W WC.2001.990739.2 https:/ RVBench：RISC-V官