当前位置:首页 > 报告详情

SESSION 26 Wireless Transmitters and Front-Ends.pdf

上传人: 张** 编号:620894 2025-03-31 190页 12.20MB

word格式文档无特别注明外均可编辑修改,预览文件经过压缩,下载原文更清晰!
三个皮匠报告文库所有资源均是客户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作商用。
本文主要介绍了24GHz直接数字发射器的设计,该发射器使用多相子谐波切换(Multiphase Subharmonic Switching, MP-SHS)技术,实现了3.2Gb/s的数据率和-30.8dB的误差矢量幅度(EVM)。该设计采用了相移子谐波低噪声振荡器(Phase-shifted Subharmonic Loop Oscillator, PS-SHLO)和双速率混合DAC(Dual-rate Hybrid DAC)技术,以提高发射效率和数据率。此外,该设计还采用了相移子谐波低噪声振荡器(Phase-shifted Subharmonic Loop Oscillator, PS-SHLO)技术,以降低发射器在带内的EVM,同时保持高数据率。该设计在65nm CMOS工艺中实现,芯片尺寸为2mm x 2mm,频率为24 GHz,DAC分辨率为10bits(混合型),峰值输出功率为19.8 dBm,峰值功率附加效率(PAE)为38.3%,9dB功率回退PAE为22.1%,平均PAE大于20.3%,数据率为1.2-3.2 Gb/s,EVM小于-30.8 dB。
24GHz直接数字发射器如何实现3.2Gb/s数据率和-30.8dB EVM? 联合数字模拟插值滤波的宽带复制品拒绝数字发射器有何优势? 28nm CMOS中如何实现低功耗的神经网络驱动的频率调制发射器?
客服
商务合作
小程序
服务号
折叠