当前位置:首页 > 报告详情

SESSION 7 Ultra-High-Speed Wireline.pdf

上传人: 张** 编号:620840 2025-03-31 386页 39.22MB

word格式文档无特别注明外均可编辑修改,预览文件经过压缩,下载原文更清晰!
三个皮匠报告文库所有资源均是客户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作商用。
本文介绍了在28nm CMOS工艺中实现的一个50Gb/s的突发模式NRZ接收器,该接收器包含5-tap FFE、7-tap DFE和15ns锁定时间。主要内容包括: 1. 接收器架构设计:采用时间交织架构,包含5-tap FFE和7-tap DFE,以提高AFE带宽并解决1+0.5D PAM-4信号的切割电平问题。 2. 突发模式波特率CDR:包含在数字电路中的RX参数和1+0.5D波特率CDR的自适应逻辑。 3. 电路实现:3b+1b子ADC用于解码1+0.5D PAM-4信号,并采用预移位电路为3b+1b ADC提供适当的切割电平。 4. 测量结果:在21.2dB损耗通道中,BER从1E-6提高到1E-12,在PAM-4模式下,HF JTOL为60mUI PP,在BER为1E-6时,34.6dB损耗下的HF JTOL为0.17UI PP。 5. 比较和结论:与现有技术相比,该接收器在28nm CMOS工艺中实现了更高的数据速率和更低的功耗。
5nm技术如何实现212.5Gb/s高速串行传输? 28nm CMOS如何实现106.25Gb/s PAM-4接收器? 28nm CMOS如何实现50Gb/s突发模式NRZ接收器?
客服
商务合作
小程序
服务号
折叠