开放计算标准工作委员会：智算中心高速互连技术报告（2026）（30页）.pdf

核心结论速览： 智能算力需求呈指数级爆发：2025年中国智能算力规模将达1037.3 EFLOPS，较2024年增长43%，2023—2028年复合年均增长率预计达46.2%。 超节点架构突破AI通信瓶颈：超节点通过Scale-up垂直扩展大幅提升单节点内GPU间互连带宽，配合Scale-out横向扩展实现万卡以上集群组网，已成为吉瓦级智算中心的核心计算范式。 柜内互连从传统背板向三大架构演进：线缆背板Cable Tray架构（英伟达NVL72/144、字节大禹、百度天池）、有中枢正交架构（英伟达Rubin Ultra NV144）、无中枢正交架构（华为Cloud Matrix 384、阿里磐久AL128）并行发展。 单通道速率向448Gbps演进：互连传输速率从56Gbps向112Gbps、224Gbps乃至448Gbps迈进，推动连接器、PCB板材、高速线缆等全产业链技术升级。 铜互连与光互连“光铜并存”格局确立：铜互连凭借成本、功耗优势承接短距互连，光互连依托高带宽低损耗承担长距通信；CPC（共封装铜互连）链路损耗较传统方案减少30%以上，功耗较光模块降低30%—50%。 高速连接器国产化进程加速：中航光电、庆虹电子、华丰科技、立讯技术等国内厂商已形成覆盖56Gbps至448Gbps全速率段的连接器产品矩阵，进入英伟达、华为、阿里、字节等头部供应链。 Cable Tray架构成为行业应用最广泛的方案：该架构采用铜缆模组替代传统PCB背板，支持板卡多方向扩展、高密度互连、低成本部署，已成为目前整机柜超节点的主流选择。一、背景：智能算力爆发驱动互连技术革命。伴随全球数字化加速，算力作为社会经济发展核心驱动力的作用日益凸显。以人工智能、云计算、物联网为核心的新一代信息技术对算力需求呈指数级增长。据《2025年中国人工智能计算力发展评估报告》，2025年中国智能算力规模将达1037.3 EFLOPS（每秒百亿亿次浮点运算），较2024年增长43%；2023—2028年复合年均增长率（CAGR）预计达46.2%。应用场景层面，中国凭借全球最大制造业市场及智慧医疗、金融、交通等多领域丰富场景，为吉瓦级智算中心提供真实负载场景与落地基础。随着智算网络高速互连传输速率从56Gbps向448Gbps甚至更高速率迈进，传统的互连架构在传输速度、空间、成本等方面的局限性日益凸显。在此背景下，探讨新一代的高速互连技术以适应当下急速增长的AI运算信息传输要求，兼顾灵活性、高效能和安装维护友好性，成为吉瓦级智算中心高速互连架构革新的一项选择。为此，OCP中国社区联合OCTC开放计算标准工作委员会特设智算网络高速互连专题工作组，重点聚焦三大方向：一是构建“技术标准—测试认证—产业落地”全链路产业闭环；二是聚焦技术创新与突破，重点攻关高速互连、液冷、供电等领域技术；三是深化产业生态协同，构建上下游高效联动产业生态。二、超节点高速互连硬件架构。超节点是一种新型计算架构，物理上由多卡GPU点对点互连，逻辑上作为单一计算单元协同执行机器学习训练、推理等任务。其核心优势在于通过Scale-up（垂直扩展）大幅提升单节点内卡间互连带宽（远超传统Scale-out横向扩展集群的带宽水平），降低时延，从而突破大规模AI计算的通信瓶颈。超节点的组网依赖专用高速互连标准或协议，包括：英伟达NVLink（私有协议）、华为UB-Link（私有协议）、ETH-X（开放标准，由中国信通院、腾讯等牵头）、ALS（开放标准，由阿里等牵头）、OISA（中国移动）、ESUN（OCP）等。其组网架构通常采用“Scale-up+Scale-out”混合模式：Scale-up负责单节点内多卡/多设备的高速互连（保障低延时、高带宽），Scale-out则支持超节点间互连扩展，便于万卡以上集群组网。在吉瓦级智算中心机柜应用中，计算单元与交换单元物理间距显著增大，传统铜互连高速背板（板对板连接）已难以满足信号传输距离增加带来的互连互配需求，柜内互连正从传统背板架构向三大架构演进：线缆背板Cable Tray架构：节点从前面板侧沿机架导轨水平移入机架内部，并在末端与线缆背板互连。该架构是目前行业应用最广泛的方案，如英伟达NVL72~144、字节跳动大禹超节点及百度天池超节点等。有中枢正交架构：计算节点与交换节点分别从前面板侧、后面板侧通过机架导轨引导垂直移动装入机架内部，二者在机柜中间区域通过中置背板实现互连。如英伟达Rubin Ultra NV144、曙光Scale X640等。无中枢正交架构：计算节点与交换节点分别从前面板侧、后面板侧通过机架导轨引导垂直移动装入机架内部，二者在机柜中间区域直接对接实现互连，如华为Cloud Matrix 384、阿里磐久AL128、百度天池。三、柜内节点间高速互连。3.1 线缆背板Cable Tray架构。Cable Tray架构是一种采用铜缆模组替代传统PCB背板的互连方案。在该架构中，业务板卡与交换网板通过高速线缆直接互连，形成灵活的网状拓扑。本架构支持板卡在机箱内多方向扩展，突破了背板物理尺寸的限制；同时，依托背板连接器与Cable Tray的应用，可实现高密度、大规模互连、高可靠性及低成本部署，并支持多种GPU芯片在同一整机柜内的兼容应用。Cable Tray主要由高速连接器、铜缆及精密钣金件构成。在进行整体产品方案选型时，需重点关注Cable Tray与机柜的配合、与各槽位节点的配合、浮动能力以及互配基准与推荐尺寸等关键技术指标。在浮动能力方面，连接器在X/Y方向（垂直于插拔方向）具备浮动能力，可有效吸收插合阶段及锁止后的外力与机柜装配公差导致的错位；在Z方向（平行于插拔方向）同样具备浮动能力，可有效吸收插合到位后因外力或机柜装配公差导致的轴向偏差，从而保障稳定的电气连接。3.2 有中枢正交架构与无中枢正交架构。有中枢正交架构是一种利用中置PCB背板实现前后板卡正交互连的交换架构方案，具备高密度触点布局（支持多通道并行传输）和信号路径优化（缩短传输距离、降低损耗）等技术特征。无中枢正交架构是一种取消中置PCB背板、采用直接正交连接器实现板卡互连的交换架构方案，具备极强扩展性、超大交换容量、极低的信号衰减等优势。四、互连技术实现路径。面向吉瓦级智算中心的设计需求，SerDes技术已从早期的28Gbps演进至当前的224Gbps乃至更高速率。目前56Gbps与112Gbps速率得到广泛应用，强力驱动了计算与存储网络的革新。4.1 端接形式。伴随传输速率的攀升，连接器端接工艺持续演进：Press-fit（压接）的成品孔径不断微缩，正向0.25mm级别演进；同时，SMT、BGA及LGA的焊盘间距亦向0.6mm以内收紧，这一系列微型化设计旨在保障大带宽场景下严苛的阻抗连续性。| 端接形式 | 典型规格范围 | 优势 | 劣势 ||||||| Press-fit | 56Gbps: 0.31~0.45mm；112Gbps: 0.29~0.36mm；224Gbps: 0.25~0.36mm | 机械可靠性高，取卸方便 | 空间密度有限 || SMT | 端子间距0.5~0.6mm | 更高密度及小型化 | 维修与返工困难 || BGA | 端子间距0.4~0.6mm | 更高密度及小型化 | 维修与返工困难 || LGA | 端子间距0.4~0.6mm | 更高密度及小型化 | 机械可靠性稍低于Press-fit |4.2 高速连接器。高速背板连接器：在吉瓦级智算中心的高密架构下，主板与子板的核心互连依赖于高性能背板/正交/扣板连接器。主流56Gbps至448Gbps系列连接器的差分对间距持续微缩，差分对数量不断提升。代表性产品包括：| 速率 | 代表系列 | 差分对配置 | 厂家 ||||||| 56Gbps | GF3A/GF5TX | 32Pair | 中航光电 || 112Gbps | GF7E/HCTC/Viper/Intrepid EVO/MHT Pro | 36~96Pair | 中航光电、庆虹、华丰、立讯 || 224Gbps | GF9A/GF9E/ARK/Capella/Intrepid APEX | 32~144Pair | 中航光电、庆虹、华丰、立讯 || 448Gbps | Intrepid NEXUS | Optional | 立讯技术 |内部高速I/O：配套的板上内部I/O接口通常为定制化设计，主要涵盖NPC（近封装铜互连）、CPC（共封装铜互连）等类型。当前主流传输速率对应PCIe 5.0至PCIe 7.0标准（单通道32GT/s~128GT/s），SerDes速率则覆盖56Gbps~224Gbps。外部高速I/O：实现跨节点与跨柜间的高速互连，可选用标准类型线缆（QSFP、QSFP-DD、OSFP等）或定制化类型背板连接器线缆。无源DAC线缆大多0.5~2.0米，有源ACC线缆大多2.0~4.0米，有源AEC线缆大多4.0~7.0米。4.3 高速PCB板材与Raw Cable。高速互连PCB板材是决定信号完整性的物理基石。对于56Gbps至224Gbps不同速率的信号链路，介电损耗要求从0.003~0.005逐步降至0.00005~0.0001。国产板材如NY6300S、NY-P2、NY-P4N、NY-P5N2等已覆盖全速率段需求。高速裸线方面，为支撑更高速率的信号传输，设计上主要通过选用Dk与Df更低的绝缘材料，或增大导体间的耦合强度，以实现更低的链路损耗。高速裸线的绝缘结构正从单层向双层绝缘、发泡绝缘及双芯共挤结构演进。五、下一代互连技术路径展望。随着AI大模型及万卡级XPU集群的爆发，吉瓦级智算中心互连面临着高带宽、低时延、低成本的刚性需求，推动单通道速率向448Gbps演进。铜互连领域，448Gbps技术路径涵盖板端连接器、背板线缆、ACC/AEC有源铜缆及CPC共封装铜缆等。在系统架构层面，传统的单面横插Cable Tray方案预计将逐步向正交架构演进。在产品结构升级方面，无源DAC铜缆向ACC/AEC等有源铜缆形态演变；传统的Chip-I/O（PCB+连接器）互连结构则向NPC及CPC组件演进。CPC技术凭借多重优势成为焦点：它具备超高密度及高扩展性，完全满足主流交换芯片的信号Fan-Out需求；在链路损耗方面，通过实现“芯片—连接器—铜缆”一体化设计，链路损耗较传统方案减少30%以上；在功耗方面，因连接器内部无需光电转换，功耗较光模块方案降低30%—50%；在成本方面，相比传统方案系统成本可降低15%以上，且采用可插拔设计，维护更加便捷。光互连领域，448Gbps技术路径主要包括可插拔光模块、NPO近封装光互连及CPO共封装光互连。CPO技术通过将光引擎与电芯片共同封装在同一芯片基板或中介层上，实现系统的高集成度，极大地提升互连带宽密度并显著降低系统误码率和设备功耗。预计在未来更高传输速率的时代，“光铜并存、优势互补”将成为长期且稳定的产业格局。铜互连凭借其在成本、功耗及散热上的综合优势，承接机柜内及柜间近端的短距互连；光互连则依托其高带宽与低损耗传输特性，承担起跨机柜及远距离通信的重任。延伸阅读：以上为报告核心趋势分析，如需获取完整报告详细数据及全部技术方案，请访问下载页下载完整PDF报告。FAQ。Q1：吉瓦级智算中心高速互连面临哪些核心挑战？A：随着智算网络高速互连传输速率从56Gbps向448Gbps乃至更高速率迈进，传统互连架构在传输速度、空间、成本等方面的局限性日益凸显，亟需兼顾灵活性、高效能和安装维护友好性的新一代互连技术方案。Q2：超节点架构的核心优势是什么？A：超节点通过Scale-up垂直扩展大幅提升单节点内GPU间互连带宽、降低时延，配合Scale-out横向扩展实现万卡以上集群组网，突破大规模AI计算的通信瓶颈。Q3：柜内互连的三种主要架构是什么？A：线缆背板Cable Tray架构（英伟达NVL72/144、字节大禹、百度天池）、有中枢正交架构（英伟达Rubin Ultra NV144）、无中枢正交架构（华为Cloud Matrix 384、阿里磐久AL128）。Q4：CPC共封装铜互连的优势是什么？A：链路损耗较传统方案减少30%以上，功耗较光模块方案降低30%—50%，系统成本降低15%以上，且采用可插拔设计维护便捷。Q5：未来互连技术的主流趋势是什么？A：“光铜并存、优势互补”——铜互连承接短距互连（成本、功耗优势），光互连承担长距通信（高带宽、低损耗），二者基于应用场景深度协同。数据来源说明：以上所有数据来源于《智算中心高速互连技术报告（2026）》（OCTC BA04—2026），由OCP中国社区与开放计算技术委员会（OCTC）指导、智算网络与高速互连专题组编制完成，中航光电、庆虹电子、立讯技术、华丰科技等联合编写。