电子行业深度报告：后摩尔时代新星Chiplet与先进封装风云际会-20221114（32页）.pdf

《电子行业深度报告：后摩尔时代新星Chiplet与先进封装风云际会-20221114（32页）.pdf》由会员分享，可在线阅读，更多相关《电子行业深度报告：后摩尔时代新星Chiplet与先进封装风云际会-20221114（32页）.pdf（32页珍藏版）》请在三个皮匠报告上搜索。

1、行业报告：半导体行业深度2022年11月14日中航证券研究所发布证券研究报告请务必阅读正文后的免责条款部分行业评级：增持后摩尔时代新星，Chiplet与先进封装风云际会分析师：刘牧野证券执业证书号：S0640522040001股市有风险 入市需谨慎摩尔定律经济效益放缓，Chiplet和先进封装协同创新：由于摩尔定律的经济效益降低，不能再只依赖工艺和架构等少数几个维度去实现性能和复杂度的指数型提升。业界将注意力从单纯的依靠制程工艺的提升来推动单个硅片上单位面积的晶体管数量提升，转变到通过成本相对可控的复杂的系统级芯片设计来提升整体的性能和功能。在设计维度看好Chiplet技术，在制造维度看好先进

2、封装技术，以实现花同样的钱得到更多的晶体管密度和性能。Chiplet将设计化繁为简，降本增效：Chiplet是一种新的设计理念：硅片级别的IP重复使用。设计一个SoC系统级芯片，传统方法是从不同的IP供应商购买一些IP，软核、固核或硬核，结合自研的模块，集成为一个SoC，然后在某个芯片工艺节点上完成芯片设计和生产的完整流程。有了Chiplet概念以后，对于某些IP，就不需要自己做设计和生产了，而只需要买别人实现好的硅片，然后在一个封装里集成起来。Chiplet的设计理念，有助于提高芯片良率，提升设计效率，降低芯片的总成本。先进封装是实现Chiplet的前提：Chiplet对先进封装提出更高要求

3、。在芯片小型化的设计过程中，需要添加更多I/O来与其他芯片接口，裸片尺寸有必要保持较大且留有空白空间，导致部分芯片无法拆分，芯片尺寸小型化的上限被pad（硅片的管脚）限制。并且，单个硅片上的布线密度和信号传输质量远高于Chiplet之间，要实现Chiplet的信号传输，就要求发展出高密度、大带宽布线的“先进封装技术”。Chiplet新蓝海，国产设计大机遇：Chiplet发展涉及整个半导体产业链，将影响到从 EDA厂商、晶圆制造和封装公司、芯粒IP供应商、Chiplet产品及系统设计公司到Fabless设计厂商的产业链各个环节的参与者。在芯片设计端，建议关注国内平台化的IP供应龙头芯原股份，积极

4、布局2.5D封装技术的国芯科技，以及国内EDA供应商华大九天、概伦电子、安路科技、广立微。先进封装如火如荼，产业链全面受益：先进封装生态涵盖从芯片设计、制造、材料的供应商，且对TSV中介板、IC载板等产生新增需求。目前主要参与者为国外头部半导体企业，台积电和英特尔等晶圆制造商不断加码先进封装的资本开支。在逆全球化的背景下，先进封装的国产化不能落后。建议关注先进封装服务商：通富微电、大港股份、同兴达、长电科技；晶圆和封装设备供应商：北方华创、中微公司、华海清科、拓荆科技；量测和检测设备供应商：长川科技、精测电子、华峰测控；IC载板供应商：兴森科技。风险提示：先进制程提速发展，具备高性价比，造成对

5、先进封装的需求减弱；TSV中介板方案被其他技术方案取代；行业竞争加剧的风险摘要目录一、接棒后摩尔时代，Chiplet和先进封装协同创新二、Chiplet新蓝海，国产设计大机遇三、先进封装如火如荼，产业链全面受益资料来源：International Business Strategies，剑桥咨询，中航证券研究所“摩尔定律”继续推进所带来的“经济效益”正在锐减。随着制程工艺的推进，单位数量的晶体管成本的下降幅度在急剧降低。从16nm到10nm，每10亿颗晶体管的成本降低了23.5%，而从5nm到3nm成本仅下降了4%。而当芯片制程接近1nm时，就将进入量子物理的世界，现有的工艺制程会受到量子效应

6、的极大影响，从而很难进一步进步了。除此之外，新工艺制程也带来了高昂的科研成本。先进封装和Chiplet备受瞩目。由于摩尔定律的经济效益降低，不能再只依赖工艺和架构等少数几个维度去实现性能和复杂度的指数型提升。业界将注意力从单纯的依靠制程工艺的提升来推动单个硅片上单位面积的晶体管数量提升，转变到通过成本相对可控的复杂的系统级芯片设计来提升整体的性能和功能。在设计维度看好Chiplet技术，在制造维度看好先进封装技术，以实现花同样的钱得到更多的晶体管密度和性能。摩尔定律经济效益放缓，Chiplet和先进封装协同创新单位数量的晶体管成本对比每一次制程缩减所需要的成本都有大幅提升制程16nm10nm7