第三十届亚洲及南太平洋设计自动化会议（ASP-DAC 2025）嘉宾演讲PPT合集（共132套打包）

更新时间：2025-05-12 报告数量：132份

第三十届亚洲及南太平洋设计自动化会议（ASP-DAC 2025）嘉宾演讲PPT合集

全部

第三十届亚洲及南太平洋设计自动化会议（ASP-DAC 2025）嘉宾演讲PPT合集

报告合集目录

报告预览

全部
- 第三十届亚洲及南太平洋设计自动化会议（ASP-DAC 2025）嘉宾演讲PPT合集
  - 通过约束满足和图着色实现空间 CGRA 的高效数据并行.pdf
  - 算术电路部分综合的代数方法.pdf
  - 通过晶体管行为实现跨技术节点的模拟电路转移方法.pdf
  - 白盒逻辑混淆：硬件盗版和逆向工程的透明解决方案.pdf
  - 通过织物：TEE增强型FPGA-MPSoC系统上的跨世界热隐蔽通道.pdf
  - 紧凑型交错热控制可提高片上网络的吞吐量和可靠性.pdf
  - 混合紧凑建模策略：具有物理一致性的全自动精确紧凑模型.pdf
  - 高效、安全的基于云的分裂逻辑综合.pdf
  - 通过高级综合技术增强传统硬件抵御侧信道攻击的能力.pdf
  - 针对 HBM 设备的故障慢速检测框架.pdf
  - 适用于 5G NR 及更高版本的 4 流 8 单元时分 MIMO 相控阵接收机可实现 9.6Gbps 数据速率.pdf
  - 考虑多角的预布线阶段 SI-Aware 线路时序预测.pdf
  - 设计 0.9-2.6pW 0.1-0.25V 22nm 2 位电源数字转换器使用始终激活的电源控制振荡器和电源相关激活缓冲器用于生物燃料电池供电和感应的带时间戳的生物记录.pdf
  - 用于忆阻器辅助逻辑综合的岛式多目标进化框架.pdf
  - 用于深度学习加速的整体 FPGA 架构探索框架.pdf
  - 混合机器学习和数值优化方法用于模拟电路去混淆.pdf
  - 重温 MBFF：具有物理和时序感知的高效早期多位触发器聚类.pdf
  - 灵活分类器的二分搜索ADC设计及训练优化.pdf
  - 计算光刻的机器学习：实用技巧.pdf
  - 探索和利用科学计算中的运行时可重构浮点精度：求解偏微分方程的案例研究.pdf
  - 标准单元布局生成：回顾、挑战和未来工作.pdf
  - 用于危及生命的室性心律失常检测的 10.60 μW 150 GOPS 混合位宽稀疏 CNN 加速器.pdf
  - 头戴式集成脑机接口用于VR丨MR应用中的思维想象和控制.pdf
  - 基于强化学习和半并发优化的混合尺寸布局原型.pdf
  - 波长路由片上光网络拓扑的备份资源定制与分配方法.pdf
  - 基于图像到图像机器学习的稳健技术可迁移静态IR压降预测.pdf
  - 机器学习辅助射频集成电路设计实现：EDA 人工智能的新前沿.pdf
  - 帕累托最优光子张量核的零样本自动电路拓扑搜索.pdf
  - 基于广义极值分布的产量驱动时钟偏差调度.pdf
  - 采用 14 nm FinFET 技术自动布局生成框架生成的 500 MS丨s 8 位 SAR ADC.pdf
  - 适用于12V电源系统的具有电荷汇聚相降低电感电流的高密度混合降压转换器.pdf
  - 自监督、预训练、跨阶段对齐的电路编码器为各种设计任务提供了基础.pdf
  - 电路仿真中求解线性方程组的实用随机化GMRES算法.pdf
  - 用于全同态加密的高效密钥交换加速器.pdf
  - 标准单元映射后的区域导向优化.pdf
  - 机器学习在集成电路物理设计中的应用及部署.pdf
  - 学习修剪和低秩自适应以实现紧凑语言模型部署.pdf
  - 基于细粒度功率域划分的硬件木马检测.pdf
  - 在资源受限的边缘计算平台上高效部署大型语言模型.pdf
  - 面向农业机器人应用的边缘人工智能和自适应嵌入式系统设计.pdf
  - 超大规模集成掩模拼接区域快速布线算法.pdf
  - 用于无线基带处理的分层数据流驱动异构架构.pdf
  - 标准单元布局生成和设计技术协同优化的自动化.pdf
  - 探索基于 HLS 的自动化硬件生成的代码语言模型：基准、基础设施和分析.pdf
  - 多层连续流微流体生物芯片的动态拓扑感知流路构建与调度优化.pdf
  - 基于新兴电阻存储器的超维计算侧信道碰撞攻击.pdf
  - 动态协同优化编译器：利用多智能体强化学习提升 DNN 加速器性能.pdf
  - 先进封装互连综合中偏移通孔和泪滴的认识.pdf
  - 一种用于物联网应用的新型混合信号闪存有限脉冲响应 (FFIR) 滤波器.pdf
  - SISCO：选择性不变共享、聚类和排序用于有效的多属性形式验证.pdf
  - 利用来自实际设计的有限数据进行静态 IR 压降预测.pdf
  - 机器学习辅助的SRAM软错误率表征：机遇与挑战.pdf
  - 支持 640Gb丨s 数据速率、4 视距 MIMO 的 D 波段 CMOS 收发器芯片组.pdf
  - 基于芯片级 3D-IC 的近内存处理.pdf
  - 基于机器学习的电源电压比较实时检测功率分析攻击.pdf
  - 基于 MFS 的 VLSI 电路高效超图建模及其仿真加速.pdf
  - 后端感知容错量子预言机合成.pdf
  - 具有最优权重划分和资源分配策略的 24.65 TOPS丨W@INT8 混合模拟数字多核 SRAM CIM 宏.pdf
  - 利用层状 DSA 进行多排引导模板通孔制造.pdf
  - 内存内置自测试 (MBIST)：SoC 设计和验证的高级技术.pdf
  - 使用延续的硬件可合成异常.pdf
  - 基于自恢复滞环控制的片上SC DC-DC变换器对负载波动具有鲁棒性.pdf
  - 不太可能的英雄：模拟光子神经网络作为内置对抗防御者的非理想性.pdf
  - 具有乘积量化和统一索引的 LLM 增强型 GNN 加速器.pdf
  - 基于 Emag-Aware ML 的高速 IC 设计布局优化.pdf
  - 人形机器人控制：带有 ZMP 步态调度器和神经逆运动学的混合信号脚步规划 SoC.pdf
  - 一种数据驱动的图神经网络推理数据流感知在线调度方法.pdf
  - 一种粗粒度和细粒度的查找表分割方法支持单 FPGA 实现有线逻辑 DNN 处理器.pdf
  - 具有并行交换元件和基于序列的模型的定制拓扑的物理感知波长路由光学 NoC 设计.pdf
  - T-Fusion：基于多保真度融合的 3D IC 热预测.pdf
  - ViDA：基于差分近似和自适应数据流的视频扩散变换加速.pdf
  - 使用 3D-NAND 闪存进行以读取为中心的存储种子位置过滤用于基因组序列分析.pdf
  - RUNoC：重新注入地下网络缓解大规模NoC拥堵.pdf
  - Skip2-LoRA：一种适用于低成本边缘设备的轻量级设备内 DNN 微调方法.pdf
  - 下一代Chiplet的先进封装技术与设计方法.pdf
  - PIRLLS：通过模仿进行预训练并通过强化学习进行微调以实现逻辑合成.pdf
  - PC-Opt：基于分区和征服的多代理复杂模拟电路优化器.pdf
  - Zipper：高性能总线的延迟容忍优化.pdf
  - OPL4GPT：硬件设计最佳编程语言的应用空间探索.pdf
  - LLSM：具有 EDA 引导的 CoT 提示、混合嵌入和 AIG 定制加速的 LLM 增强逻辑综合模型.pdf
  - SystemVerilog&XMODEL 中的硅光子系统建模与仿真.pdf
  - MetRex：使用 LLM 进行 Verilog 代码度量推理的基准.pdf
  - RTLMarker：通过硬件水印框架保护 LLM 生成的 RTL 版权.pdf
  - KAPLA：可扩展的 NN 加速器数据流设计空间构建和快速探索.pdf
  - PathGen：一种高效的并行关键路径生成算法.pdf
  - HCiM：用于深度学习工作负载的无 ADC 混合模拟数字计算内存加速器.pdf
  - LightCL：面向边缘设备的低内存占用紧凑型持续学习.pdf
  - E-QUARTIC：用于资源优化学习的卷积神经网络节能边缘集成.pdf
  - GPU Tensor Core 上大型语言模型的高效任意精度加速.pdf
  - 基于多FPGA SQA加速的大规模AGV路由.pdf
  - 利用 GNN 提升晶体管级电路仿真性能.pdf
  - 具有分层结构和奇偶数据映射的高并行内存 NTT 引擎.pdf
  - 低功耗硬件加速器的混合时间计算.pdf
  - 一种高效的通用神经网络光学加速器.pdf
  - WITCH：用于减少高带宽存储器串扰的加权编码方案.pdf
  - SMART-GPO：门级灵敏度测量与精确估计用于毛刺功率优化.pdf
  - Raads：Rapidus 基于 AI丨ML 的辅助设计流程将设计周期缩短一半.pdf
  - ParaFormer：一种用于预布线寄生 RC 预测的混合图神经网络和 Transformer 方法.pdf
  - Mpache：GPU 上的交互感知多级缓存绕过.pdf
  - LIBMixer：用于单元库表征以实现设计空间优化的全 MLP 架构.pdf
  - HyperG：多级 GPU 加速的 k 路超图分区器.pdf
  - FTAFP：用于大规模SoC分层设计的馈通感知平面规划器.pdf
  - FactorFlow：通过自适应编程和贪婪优化将 GEMM 映射到空间架构上.pdf
  - CACTI-CNFET：一种用于分析带有碳纳米管场效应晶体管的SRAM的时序、功率和面积的工具.pdf
  - OpenGeMM：一款高利用率的 GeMM 加速器生成器具有轻量级 RISC-V 控制和紧密内存耦合.pdf
  - 基于MIP的力导向大规模布局细化算法.pdf
  - 具有网络排序优化的成对间距约束封装布线.pdf
  - 为应用程序设计人员提供自动化节能用户界面.pdf
  - TRIFP-DCIM：具有自适应非对称计算树的切换率免疫浮点数字内存计算设计.pdf
  - PIMutation：探索真实 PIM 架构在量子电路模拟中的潜力.pdf
  - MACO：用于 DNN 加速器的 HW-Mapping 协同优化框架.pdf
  - K-Gate Lock：使用输入编码进行多键逻辑锁定抵御 Oracle 引导攻击.pdf
  - HAMMER：通过运行时可重构 CGRA 实现硬件感知的运行时程序执行加速.pdf
  - DCiROM：一种全数字 ROM 计算设计方法可实现任务级 DNN 推理的高能效.pdf
  - MTLSO：一种用于逻辑综合优化的多任务学习方法.pdf
  - IC-D²S：混合 Ising-经典机数据驱动的 QUBO 求解器方法.pdf
  - H4H：面向 AR&VR 应用的 NPU-CIM 异构系统的混合卷积变换器架构搜索.pdf
  - FEI：自主红外智能视觉系统的传感能量与信息融合处理.pdf
  - CPONoC：片上光网络的关键路径感知物理实现.pdf
  - FPBA：基于百分位数的灵活分配适用于每单元多位 RRAM.pdf
  - AmPEC：具有部分纠错功能的近似 MRAM用于细粒度的能量质量权衡.pdf
  - MPICC：用于超低精度训练的具有随机舍入的多精度组合 MAC 单元.pdf
  - AssertLLM：通过多 LLM 从设计规范生成硬件验证断言.pdf
  - HyPPO：用于硬件高效设计的混合分段多项式近似和优化.pdf
  - 3D-METRO：使用基于无晶体管 3D 金属 ROM 的内存计算宏在芯片上部署大规模变压器模型.pdf
  - FeFET 中异常电荷捕获的设备感知测试.pdf
  - ChemComp：基于化学反应网络计算的编译框架.pdf
  - AHS：用于敏捷芯片前端设计的 EDA 工具箱.pdf
  - 3M-DeSyn：具有时间和体积控制的多层3D打印微流体设计综合.pdf
  - FirePower：迈向架构级电源建模的通用知识基础.pdf
  - APTO：通过位置感知修剪加速基于序列化的点云变换器.pdf
  - 2.5D集成架构综述：EDA视角.pdf

请点击导航文件预览

资源包简介：

1、Towards Efficient Data Parallelism on Spatial CGRA via Constraint Satisfaction and Graph ColoringXuchen GaoFudan University,CPresenter:Institution:Email:Authors:Yuan Dai,Xuchen Gao*,et al.2ContentsIn。

2、An Algebraic Approach to Partial Synthesis of Arithmetic CircuitsBhavani Sampathkumar,Ritaja Das,Bailey Martin,Florian Enescu,Priyank Kalla Presenter:Priyank Kalla ProfessorElectrical&Computer En。

3、Analog Circuit Transfer Method Across Technology Nodes via Transistor BehaviorHaochang Zhi1,Jintao Li2,Yun Li2,Weiwei Shan11.Southeast University,Nanjing,China 2.Shenzhen Institute for Advanced Study。

4、White-Box Logic Obfuscation:A Transparent Solution to Hardware Piracy and Reverse EngineeringLeon Li and Alex Orailoglu,UC San Diego30th Asia and South Pacific Design Automation Conference|January 23。

5、KIT The Research University in the Helmholtz Associationces.itec.kit.eduThrough Fabric:A Cross-world Thermal Covert Channel on TEE-enhanced FPGA-MPSoC SystemsHassan Nassar,Jeferson Gonzalez-Gomez,Var。

6、Compact Interleaved Thermal Control for Improving Throughput and Reliability of Networks-on-ChipJan.22,2025Tong Cheng,Zirui Xu,Xinyi Li,Li Li,Yuxiang FuNanjing UniversityNanjing,Jiangsu,China Backgro。

7、Hybrid Compact Modeling Strategy:A Fully-Automated and Accurate Compact Model with Physical ConsistencyJinYoung Choi,HyunJoon Jeong,Jeong-Taek Kong,and SoYoung KimSungkyunkwan UniversitySuwon,Republi。

8、Efficient and Secure Cloud-based Split Logic SynthesisChaitali Sathe,Yiorgos Markis and Benjamin Carrion Schaeferchaitali.satheutallas.edu,yiorgos.makrisutdallas.edu schaferbutdallas.edu30thAsia and 。

9、Making Legacy Hardware Robust against Side Channel Attacks via High-Level SynthesisMd Imtiaz Rashid,and Benjamin Carrion SchaeferMdimtiaz.rashidutallas.edu,schaferbutdallas.edu30thAsia and South Paci。

10、Zikang Xu,Yiming Zhang and Zhirong ShenA Fail-Slow Detection Framework for HBM DevicesASP-DAC 2025OutlineBackgroundUnsuccessful Attempts and LessonsA Fail-Slow Detection Framework for HBM DevicesConc。

11、0A 4-Stream 8-Element Time-Division MIMO Phased-Array Receiver for 5G NR and Beyond achieving 9.6Gbps Data RateYi Zhang,Minzhe Tang,Zheng Li,Dongfan Xu,Kazuaki Kunihiro,Hiroyuki Sakai,Atsushi Shirane。

12、SI-Aware Wire Timing Prediction at Pre-Routing Stage with Multi-Corner ConsiderationYushan Wang1,Xu He1,Renjun Zhao1,Yao Wang2,Chang Liu2,Yang Guo21Hunan University,2National University of Defense Te。

13、12024 IEEE Nordic Circuits and Systems Conference Transceiver Building Blocks-3A 0.9-2.6pW 0.1-0.25V 22nm 2-bit Supply-to-Digital Converter Using Always-Activated Supply-Controlled Oscillator and Sup。

14、1An Island-Style Multi-Objective Evolutionary Framework for Synthesis of Memristor-Aided LogicUmar Afzaal,Seunggyu Lee,and Youngsoo ShinSchool of Electrical Engineering,KAIST,KoreaOutlineIntroduction。

15、AHolisticFPGAArchitectureExplorationFramework for Deep Learning AccelerationJiadong Zhu,Dongsheng Zuo,Yuzhe MaJanuary 23,2025The Hong Kong University of Science and Technology(Guangzhou)Table of Cont。

16、A Hybrid Machine Learning and Numeric Optimization Approachto Analog Circuit DeobfuscationDipali Jain,Guangwei Zhao,Rajesh Datta,Kaveh Shamsi22.01.2025Department of Electrical And Computer Engineerin。

17、Revisit MBFF:Efficient Early-Stage Multi-bit Flip-Flops Clustering with Physical and Timing AwarenessASP-DAC 2025Yichen Cai,Linyu Zhu,and Xinfei GuoShanghai Jiao Tong UniversityJanuary 23,2025Outline。

18、Design and In-training Optimization of Binary Search ADC for Flexible Classifiers30th Asia and South Pacific Design Automation ConferencePaula Carolina Lozano Duarte,Florentia Afentaki,Georgios Zerva。

19、ML for Computational Lithography:Practical RecipesYoungsoo ShinSchool of EE,KAISTChip Manufacturing Mask synthesis:layout to masks Lithography:pattern transfer from mask to wafer(through exposure to 。

20、Exploring and Exploiting Runtime ReconfigurableFloating-Point Precision in Scientific Computing:a Case Study for Solving PDEsCong“Callie”Hao,Georgia Institute of TechnologyASP-DAC 2025 Tokyo,JapanCon。

21、Standard Cell Layout Generation:Review,Challenges,and Future WorksChung-Kuan Cheng,Byeonggon Kang,Bill Lin,Yucheng WangDept.of Computer Science and EngineeringUniversity of California San Diego30th A。

22、1A 10.60 W 150 GOPS Mixed-Bit-Width Sparse CNN Accelerator for Life-Threatening Ventricular Arrhythmia DetectionASP-DAC 2025Yifan Qin1,Zhenge Jia1,Zheyu Yan1,Jay Mok2,Manto Yung2,Yu Liu2,Xuejiao Liu2。

23、2F-22025 Asia and South Pacific Design Automation Conference12025 Asia and South Pacific Design Automation ConferenceHeadset-Integrated Brain-Machine Interface for Mind Imagery and Control in VR/MR A。

24、The EDA LabNational Taiwan UniversityMixed-Size Placement Prototyping Based on Reinforcement Learning with Semi-Concurrent OptimizationCheng-Yu Chiang,Yi-Hsien Chiang,Chao-Chi Lan,Yang Hsu,Che-Ming C。

25、Zhidan Zheng,You-Jen Chang,Liaoyuan Cheng,Tsun-Ming Tseng,Ulf SchlichtmannChair of Electronic Design AutomationTechnical University of MunichA Backup Resource Customization and Allocation Method for 。

26、The EDA LaboratoryRobust Technology-Transferable Static IR Drop Prediction Based on Image-to-Image Machine LearningThe Electronic Design Automation LabNational Taiwan UniversityC.-C.Lan,C.-C.Su,Y.-H.。

27、ML-Assisted RFIC Design Enablement:The New Frontier of AI for EDAHyunsu Chae1,Song Hang Chai1,Taiyun Chi2,Sensen Li1,and David Z.Pan11University of Texas at Austin,Austin,Texas,USA2Rice University,Ho。

28、ADEPT-Z:Zero-Shot Automated Circuit Topology Search for Pareto-Optimal Photonic Tensor Cores1Ziyang Jiang1,Pingchuan Ma1,Meng Zhang2,Rena Huang2,Jiaqi Gu11Arizona State University,2Rensselaer Polytec。

29、1Yield-driven Clock Skew Scheduling Based on Generalized Extreme Value DistributionKaixiang Zhu,Wai-Shing Luk*and Lingli WangState Key Laboratory of Integrated Chips and SystemsFudan University,C,luk。

30、1A 500-MS/s 8-bit SAR ADC Generated from an Automated Layout Generation Frameworkin 14-nm FinFET TechnologyASP-DAC 2025University Design ContestYunseong Jo,Taeseung Kang,Jeonghyu Yang,and Jaeduk HanD。

31、A High-Density Hybrid Buck Converter with a Charge Converging Phase Reducing Inductor Current for 12V Power Supply SystemsYichao Ji,Ji Jin,Lin ChengUniversity of Science and Technology of China,Hefei。

32、A Self-Supervised,Pre-Trained,and Cross-Stage-Aligned Circuit Encoder Provides a Foundation for Various Design Tasks1Wenji Fang1,Shang Liu1,Hongce Zhang1,2,Zhiyao Xie1wfang838connect.ust.hk1Hong Kong。

33、A Practical Randomized GMRES Algorithm for Solving Linear Equation System In Circuit SimulationBaiyu Chen,Jiawen Cheng,WenjianYu*Department of Computer Science and TechnologyTsinghua UniversityPresen。

34、Efficient Key Switching Accelerator for Fully Homomorphic EncryptionSeoyoon Jang,Sungjin Park,Dongsuk JeonSeoul National UniversitySeoul,South KoreaASP-DAC 2025Motivation Advent of FHE Fully Homomorp。

35、Post-Mapping ResubstitutionFor Area-Oriented OptimizationASP-DAC 2025Authors:Andrea Costamagna(speaker)Alessandro Tempia Calvino Alan Mishchenko Giovanni De MicheliOutlineMotivation&BackgroundMet。

36、Use Cases and Deployment of ML in IC Physical Design Amur Ghose,aghoseucsd.eduAndrew B.Kahng,abkucsd.eduSayak Kundu,sakunduucsd.eduYiting Liu,yil375ucsd.eduBodhisatta Pramanik,bopramanikucsd.eduZhian。

37、Copyright 2025 Arizona Board of RegentsLearning to Prune and Low-Rank Adaptation for Compact Language Model DeploymentAuthors:Asmer Hamid Ali(aali115asu.edu),Fan Zhang,Li Yang,Deliang FanEfficient,Se。

38、T.Ishikawa(1/21)(Invited Paper)Hardware Trojan Detectionby Fine-grained Power Domain PartitioningTakahiro Ishikawa 1,Kose Yokooji1,Yoshihiro Midoh1,Noriyuki Miura1,Michihiro Shintani2,Jun Shiomi11 Os。

39、2/16/251Efficient Deployment of Large Language Models on Resource Constrained Edge Computing PlatformsYiyu Shi,Ph.D.Professor,Dept.of Computer Science and Engineering,Site Director,NSF I/UCRC on Alte。

40、An Edge AI and Adaptive Embedded System Design for Agricultural Robotics ApplicationsChun-Hsian Huang1,Zhi-Rui Chen2,and Huai-Shu Hsu21Dept.Electrical Engineering,National Changhua University of Educ。

41、Fast Routing Algorithm for Mask Stitching Regionof Ultra Large Wafer Scale IntegrationZhen Zhuang1,Quan Chen2,Hao Yu2,and Tsung-Yi Ho11The Chinese University of Hong Kong2Southern University of Scien。

42、Limin Jiang,Yi Shi,Yintao Liu,Qingyu Deng,Siyi Xu,Yihao Shen,Fangfang Ye,Shan Cao,and Zhiyuan JiangSchool of Communication and Information Engineering,Shanghai University,ChinaA Hierarchical Dataflow。

43、Automation Automation of Standard Cell Layout Generation and Design-Technology Co-optimizationTaewhan Kim,Seoul National UniversityTOTORIAL,ASP-DAC2025 Tokyo,January 20,2025 Content1.Auto-generation 。

44、1Exploring Code Language Models for Automated HLS-based Hardware Generation:Benchmark,Infrastructure and Analysis ASP-DAC 2025Jiahao Gai,Hao(Mark)Chen,Zhican Wang,Hongyu Zhou,Wanru Zhao,Nicholas Lane。

45、Dynamic Topology-Aware Flow PathConstruction and Scheduling Optimizationfor Multilayered Continuous-FlowMicrofluidic BiochipsMeng Lian,Shucheng Yang,Mengchu Li,Tsun-Ming Tseng,and Ulf SchlichtmannTec。

46、KIT The Research University in the Helmholtz Associationwww.kit.eduSide-channel Collision Attacks on Hyper-Dimensional Computing Based on Emerging Resistive MemoriesBrojogopal Sapui,Mehdi B.Tahoori30。

47、Arya Fayyazi,Mehdi Kamal,Massoud Pedram*afayyazi,mehdi.kamal,pedramusc.eduUniversity of Southern CaliforniaLos Angeles,California,USATuesday,January 21,2025ASP-DAC1Dynamic Co-Optimization Compiler:Le。

48、On Awareness of Offset-Via and Teardrop in Advanced PackagingInterconnect SynthesisAuthor:Hao-Ju Chang,Yu-Hung Chen,Hao-Wei Huang,Yihua Yeh,Hung-Ming Chen,Chien-Nan Jimmy LiuNational Yang Ming Chiao 。

展开阅读全文

Es****e...

该用户很懒，什么也没介绍

第三十届亚洲及南太平洋设计自动化会议（ASP-DAC 2025）嘉宾演讲PPT合集（共132套打包）

报告合集目录

报告预览

相关合集

其他合集