当前位置:首页 > 报告详情

SESSION 2 - Processors and Communication SoCs.pdf

上传人: 2*** 编号:154960 2024-02-04 298页 29.94MB

word格式文档无特别注明外均可编辑修改,预览文件经过压缩,下载原文更清晰!
三个皮匠报告文库所有资源均是客户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作商用。
本文介绍了BOSS FEC解码器的设计,用于5G/6G超可靠低延迟通信(URLLC)应用。主要内容包括: 1. BOSS编码和解码算法利用32个128x128单位矩阵,可满足URLLC的强可靠性、低延迟和低功耗/成本要求。 2. 提出的BOSS解码器采用两种高效电路:基于快速沃尔什-哈达玛变换的矩阵-向量乘法计算器和迭代最大最小树(IMMT)。 3. 基于28nm CMOS工艺实现,解码器面积效率达到15.78Gbps/mm²,延迟仅为21.9ns,功耗为33.3mW。 4. 与近期FEC设计相比,BOSS解码器在可靠性、面积成本、延迟和效率方面具有优势,可满足5G/6G URLLC应用需求。
28nm CMOS中实现BOSS解码器有何优势? BOSS解码器如何满足5G/6G URLLC场景需求? FWHT-based MVM计算器和IMMT在BOSS解码器中起什么作用?
客服
商务合作
小程序
服务号
折叠