当前位置:首页 > 报告详情

F5 - Recent Developments in High-Performance Frequency Synthesis Circuits and Systems.pdf

上传人: 2*** 编号:154959 2024-02-04 522页 35.54MB

word格式文档无特别注明外均可编辑修改,预览文件经过压缩,下载原文更清晰!
三个皮匠报告文库所有资源均是客户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作商用。
本文主要介绍了在ISSCC 2024论坛上关于高性能频率合成电路和系统的一些最新进展。主要内容包括: 1. 利用BAW谐振器实现低抖动频率生成和合成,通过BAW参考源和BAW压控振荡器(VCO)来改善锁相环(PLL)的性能。 2. 设计技术以提高现代射频/毫米波振荡器的相位噪声和调谐范围,包括类C振荡器、共模谐振、额外阻抗峰值等。 3. 低功耗分数N数字锁相环(PLL)设计技术,包括隔离恒斜率数字时间转换器(DTC)、充电循环DTC、占空比FLL等。 4. 高性能分数N数字PLL,讨论了分数N全数字PLL的系统概述、DPLL块、算法以及测量结果。 5. 先进低抖动环振荡器基注入锁定时钟乘法器(ICLM)的设计,包括功率门控技术以增加大N的操作频率。 6. 分数合成器 spur 的预测和减轻,讨论了 spur 源和类型、 spur 减轻策略等。 7. 模拟频率合成器中的DSM噪声抑制,介绍了四种无需校准的模拟PLL,以抑制DSM噪声。 8. 用于汽车雷达应用中的FMCW生成的线性化技术,讨论了PLL调制架构、改善线性性的技术等。
如何在数字频率合成器中抑制DSM噪声? 如何提高射频/毫米波振荡器的相位噪声和调谐范围? 如何设计低功耗分数N数字锁相环?
客服
商务合作
小程序
服务号
折叠